Please use this identifier to cite or link to this item: http://www.repositorio.ufc.br/handle/riufc/24500
Title in Portuguese: OPENOBC: uma arquitetura de um computador de bordo open source e de baixo custo para o padrão CUBESAT
Author: Mota, David Freitas Moura
Advisor(s): Mota, João César Moura
Co-advisor(s): Silveira, Jarbas Aryel Nunes da
Keywords: Teleinformática
Hardware
Arquitetura de computador
Issue Date: 2017
Citation: MOTA, D. F. M. (2017)
Abstract in Portuguese: A definição do padrão CubeSat impulsionou a pesquisa e o desenvolvimento de nano e pico satélites por parte das universidades. Além da padronização das dimensões físicas, o CubeSat também especifica um protocolo de comunicação entre os subsistemas do satélite, o que torna possível reduzir o tempo e o custo do projeto através do uso de componentes COTS (do inglês Comercial off-the-shelf ). Embora o custo seja um requisito importante para o desenvolvimento de pequenos satélites, a sua redução não deve decorrer da diminuição da confiabilidade do sistema e sim da escolha de arquiteturas adequadas. Focando em um componente específico, como o OBC (do inglês On Board Computer), fica claro que as soluções disponíveis atendem principalmente ao requisito de baixo custo, mas falham em oferecer alta tolerância à falhas. Alguns modelos de OBC não oferecem nenhum mecanismo de detecção ou correção de falhas, enquanto outros oferecem apenas uma cobertura parcial dos pontos de falha ao introduzirem lógica para correção de erros nas memórias externas. Neste trabalho, será proposto uma arquitetura open source de baixo custo e alta confiabilidade para um computador de bordo compatível com o padrão CubeSat. A arquitetura proposta utiliza o processador TMS570LS0432 do fabricante Texas Instruments, o qual possui: núcleo ARM Cortex-R4 em duas CPUs; detecção e correção de falhas em suas memórias RAM e ROM internas; hardware BIST (Auto-teste interno de fábrica) tanto na CPU quanto na memória RAM; e outras características de segurança como o monitoramento do clock e da tensão de alimentação. Uma memória Flash externa foi utilizada para armazenamento de código e dados. Foram disponibilizadas duas interfaces I2C para a comunicação com os subsistemas existentes em um CubeSat, sendo uma exclusiva para comunicação com o Transponder e outra comum para os demais. A arquitetura é complementada por uma interface UART para diagnóstico e depuração, sinais PWM para acionamento das bobinas de torque e entradas ADC para medição da intensidade da luz solar nas faces do satélite. Estão previstos ainda um cartão MicroSD para armazenamentos de dados e uma interface CAN para tráfego de informações transmitidas em tempo real, garantindo assim um controle rígido de erros e a recepção de mensagens. O computador de bordo foi eletronicamente testado e está apto à integração com os demais subsistemas.
Abstract: The definition of the CubeSat standard boosted the research and development of the pico and nano satellites inside of the universities. Besides the standardization of the physical dimensions, the CubeSat specifies a communication protocol between the sub-systems of the satellite, what can make possible the shortening of the time and cost of the project using COTS (Comercial off-the-shelf) components. Although cost is an important requirement for the development of small satellites, the cost reduction must come from the correct architecture choice, not from the loss of system reliability. Focusing in a specific component, like the OBC (On Board Computer), becomes clear that the currents solutions meets the low cost requirements but fails in providing high failure tolerance. Some OBC models do not provide a mechanism of detection and correction of failures, while others cover only partially the failure points with a way to correct errors in external memories. At this job will be proposed an open source architecture with low cost and high reliability for an on board computer with compatibility with the CubeSat standard. The proposal architecture uses a TMS570LS0432 processor from Texas Instruments, which have dual ARM Cortex-R4 core, detection and failure correction in RAM and internal ROM, hardware BIST (built-in self test) at the CPU and RAM memory and others securities characters like clock monitoring and power supply voltage. An external flash memory was used for storage of code and data. Two I2C interfaces for communication between the sub systems, one had been used exclusively for transponder communication and the other one for the other systems. The architecture is complemented with an UART interface for diagnosis and debugging, PWM signals for activate the torque coils and ADC inputs for light measuring in the satellite. A MicroSD card reader has been planned for data storage and a CAN bus for data traffic in real time, ensuring a rigid control of failures and messages receiving. The OBC was electronically tested and is able to be embedded with the others sub systems.
Description: MOTA, D. F. M. OPENOBC : uma arquitetura de um computador de bordo open source e de baixo custo para o padrão CUBESAT. Fortaleza, 2017. 74 f. Dissertação (Mestrado em Engenharia de Teleinformática)- Programa de Pós-Graduação em Engenharia de Teleinformática, Centro de Tecnologia, Universidade Federal do Ceará, Fortaleza, 2017.
URI: http://www.repositorio.ufc.br/handle/riufc/24500
metadata.dc.type: Dissertação
Appears in Collections:LABOMAR - Teses defendidas na UFC

Files in This Item:
File Description SizeFormat 
2017_dis_dfmmota.pdf10,6 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.